通信設(shè)備單板上FPGA的供電架構(gòu)這幾年變化不小。以前習(xí)慣用一顆12A的大Buck先降到3.3V，再掛幾路LDO給不同的Bank供電。現(xiàn)在核電壓越來越低，電流卻不見小，LDO的損耗算不過賬了，大家開始轉(zhuǎn)向多路小電流Buck直接輸出。這種方案板上要放四五顆電感，再加上相應(yīng)的反饋電阻和補償網(wǎng)絡(luò)，布板面積一點都不寬裕。而MYMGC3R32EFPF2RV-EVM這塊評估板的思路不一樣——它把兩顆2MHz同步Buck做進(jìn)了一個模塊里，輸出1.2V和2.5V，各2.5A。用在原型驗證階段，可以省掉不少外圍分立元件的調(diào)試時間。
單板電源設(shè)計里兩路非隔離Buck的典型負(fù)載分配
FPGA的供電軌通常不止一路。以中規(guī)模Kintex-7或者Arria V為例，內(nèi)核VCCINT一般取1.0V或1.2V，VCCBRAM在1.2V附近，而高速收發(fā)器的VCCH和VCCA通常落在2.5V。MYMGC3R32EFPF2RV-EVM的1.2V和2.5V輸出組合，恰好覆蓋了這類芯片的核電壓與輔助電壓需求。它的輸入范圍是4.3V~5.5V，正好卡在5V中間總線或者USB供電的常見范圍內(nèi)。板子上如果還有別的電壓軌，比如3.3V或者1.8V，那就再加一顆單路模塊，各管一攤，互不牽連。
評估板本身是全填充的，板上直接帶了兩路Buck完整的功率級、電感、輸出電容和反饋網(wǎng)絡(luò)。拿到手不需要焊任何東西，直接接上輸入電源和負(fù)載就能跑起來。這對硬件工程師來說省了很大力氣——不用先畫一版原理圖，等板廠回來，再調(diào)試那套反饋環(huán)路的相位裕度。原型驗證階段可以把精力放在FPGA配置邏輯和時序收斂上，電源部分用這塊板先頂著。
輸出兩路電壓的紋波和負(fù)載動態(tài)響應(yīng)特性
開關(guān)頻率2MHz，這個數(shù)值實際項目中得仔細(xì)掂量。頻率高，電感和輸出電容的尺寸就小，但對應(yīng)的反饋環(huán)路帶寬設(shè)計也要相應(yīng)調(diào)整。實測下來，這種2MHz開關(guān)的模塊，其輸出紋波和負(fù)載瞬態(tài)響應(yīng)通常要好于500kHz級別的分立方案，因為環(huán)路帶寬能推得更高。不過紋波這東西，跟PCB布局關(guān)系極大——輸出電容離負(fù)載的過孔太遠(yuǎn)，紋波就壓不住。用評估板的時候，輸入和輸出的連線盡量短粗，最好用開爾文接法把遠(yuǎn)端檢測引到FPGA的電源管腳附近。
真要做負(fù)載動態(tài)測試的話，建議用電子負(fù)載切一個5A/us的階躍，幅度從0.5A到2.5A來回跳。觀察1.2V軌的電壓跌落，一般要求不超過標(biāo)稱值的3%。也就是說，跌到1.164V以下就得回頭找布局問題或者加大輸出電容了。2.5V那路對紋波的要求相對寬松——模擬電路里如果給它供電的是收發(fā)器的VCCA，紋波超過20mV可能會耦合到輸出抖動里，所以輸出電容這里不妨多留幾個0402焊盤位。
| 參數(shù)名 | 數(shù)值 | 工程意義說明 |
|---|---|---|
| Main Purpose（主要用途） | DC/DC, Step Down | 用于直流降壓變換，輸入電壓高于輸出電壓 |
| Outputs and Type（輸出路數(shù)與隔離形式） | 4, Non-Isolated | 板上有四組輸出端子，但實際是兩路Buck電壓，每路引出兩個觸點，均不隔離，可直接共地 |
| Power - Output（總輸出功率） | 15.15 W | 兩路電壓同時滿載時（1.2V×2.5A + 2.5V×2.5A ≈ 9.25W），實際功率未超過此值，留有裕量用于瞬態(tài)功耗 |
| Voltage - Output（輸出電壓） | 1.2V, 2.5V | 典型FPGA核電壓和IO/收發(fā)器輔助電壓組合，無需外部電阻分壓調(diào)節(jié) |
| Current - Output（輸出電流） | 2.5A | 每路最大連續(xù)電流，需計算負(fù)載瞬態(tài)峰值不超過此值，否則觸發(fā)過流保護(hù) |
| Voltage - Input（輸入電壓范圍） | 4.3V ~ 5.5V | 適用于5V±10%電源軌，低于4.3V時無法保證輸出調(diào)節(jié)精度 |
| Regulator Topology（調(diào)節(jié)拓?fù)洌?td>Buck | 降壓型開關(guān)變換，效率高于線性穩(wěn)壓器，但輸出紋波比LDO大 | |
| Frequency - Switching（開關(guān)頻率） | 2MHz | 開關(guān)頻率越高，外部LC濾波器尺寸越小，但對PCB布局和輸入去耦更敏感 |
| Board Type（板卡類型） | Fully Populated | 所有元件已焊好，拿到手上電即可工作，適合評估和原型調(diào)試 |
| Utilized IC / Part（核心芯片） | MYMGC3R32EFPF2RV | 模塊內(nèi)集成了控制器、功率MOSFET和電感，外部只需加輸入輸出電容 |
這幾項參數(shù)里，最該花時間想清楚的是開關(guān)頻率和輸出電流的搭配。2MHz的開關(guān)頻率，對于Buck拓?fù)鋪碚f，電感的感值大概在幾百納亨到幾微亨之間。模塊里內(nèi)置的電感肯定是按這個頻率優(yōu)化過的，磁芯損耗和銅損的平衡點已經(jīng)調(diào)好了。外部要做的就是保證輸入2MHz處的去耦——用兩顆10uF的X5R陶瓷電容并聯(lián)，放在離模塊輸入腳5mm以內(nèi)的位置，再串一顆1uF的高頻去耦電容，吸收開關(guān)尖峰。輸出側(cè)，每路接一個22uF的陶瓷電容作為負(fù)載瞬態(tài)的能量緩沖，這樣基本能壓住電壓跌落。
通信單板原型調(diào)試中的外圍電路連接方法
把這顆模塊放進(jìn)實際系統(tǒng)時，外圍電路不復(fù)雜，但有幾個細(xì)節(jié)得交代清楚。輸入電源用臺式電源設(shè)到5V，限流先設(shè)1A，上電后確認(rèn)沒有短路再逐步加大限流。輸入正極接模塊的VIN端子，負(fù)極接PGND，用20cm以內(nèi)的絞線連接，減少回路電感。兩路輸出各接一根負(fù)載線到FPGA的對應(yīng)電源管腳，輸出電容就裝在FPGA電源引腳的背面，而不是裝在評估板上——如果輸出電容全放在模塊這頭，負(fù)載端的電壓跌落會更加明顯。
使能引腳的處理也很關(guān)鍵。如果系統(tǒng)里有上電時序要求——比如要求1.2V先起來，2.5V延遲幾毫秒再跟上來——那就需要檢查評估板上使能引腳的外圍電路是否支持外部時序控制。通常這類模塊有獨立的EN腳，用一顆RC延遲電路就能做簡單的時序錯開。原型階段可以用信號發(fā)生器給個3.3V的方波去控制EN腳，看看輸出波形跟輸入使能之間有多少延遲。手冊上應(yīng)該有這個時序圖，實際項目里建議預(yù)留RC焊盤位置。
同步引腳方面，如果單板上有多顆這樣的模塊，或者模塊旁邊有不相關(guān)的2MHz開關(guān)電源，就有必要考慮拍頻和差模干擾的問題。兩路模塊如果不同步，在示波器上看輸入電流紋波會有一個低頻包絡(luò)——這是兩個開關(guān)頻率差拍產(chǎn)生的，幅度不大，但頻譜上會在差頻處出現(xiàn)尖峰。對通信設(shè)備來說，如果這個差頻落在接收通道的工作頻帶里，調(diào)試時會很頭疼。有意思的是，同步接口在這類評估板上不一定引出來，有時只能靠外部時鐘源硬同步，這點需要翻一下MYMGC3R32EFPF2RV-EVM的原理圖確認(rèn)。
高頻Buck模塊在原型階段的散熱與降額設(shè)計考慮
散熱這塊，2MHz開關(guān)頻率的效率不會特別高——一般在90%左右。對于9.25W的總輸出功率，損耗大概在1W上下。模塊上的散熱焊盤如果直接鋪銅到地平面，并且地平面有足夠的過孔陣列連接到背面散熱區(qū)，那么溫升控制在40℃以內(nèi)是沒問題的。但如果是原型階段隨便拿杜邦線飛線連接的，散熱條件差，模塊表面溫度上到85℃也是有可能的。建議在評估板背面貼一顆熱敏電阻，用萬用表監(jiān)測溫度變化，跑滿載半小時看溫升趨勢。
環(huán)境溫度的影響也得放在心上。如果原型設(shè)備放在實驗室里（室溫25℃），那這種模塊的電流降額基本不用考慮，2.5A滿載沒問題。但要是機柜里有其他熱源，環(huán)境溫度到了60℃以上，就得查閱該系列模塊的降額曲線了。通常這類小功率模塊在85℃環(huán)境溫度下，允許的輸出電流會降到標(biāo)稱值的70%左右。這屬于通用的工程常識，具體數(shù)值還是看該型號完整規(guī)格書比較靠譜。
輸入電壓的下限4.3V，這里存在一個很容易踩的坑。有些5V供電的電源板，遠(yuǎn)端檢測沒接好的話，實際到模塊輸入腳可能只有4.5V。此時如果負(fù)載電流拉到2.5A，輸入線上的壓降會進(jìn)一步拉低輸入電壓，一旦低于4.3V，輸出電壓就會開始跌落。所以在高電流回路里，建議采用四線開爾文接法，把電壓檢測線從模塊的輸入腳單獨引到電源的遠(yuǎn)端采樣點，不承載電流，這樣能保證輸入電壓調(diào)節(jié)的準(zhǔn)確性。
量產(chǎn)階段使用該模塊的工藝與篩選要點
當(dāng)電路從評估板過渡到量產(chǎn)單板時，有些事和原型驗證不一樣。模塊焊接到PCB上，建議采用回流焊工藝，溫度曲線符合該類封裝的IPC-A-610標(biāo)準(zhǔn)要求。焊接后要檢查模塊底部散熱焊盤的焊錫空洞率，這直接影響熱阻——空洞超過30%會讓熱阻明顯惡化。X光檢查在大批量時可能成本太高，抽樣即可，但首件必須做一次。
檢驗方面，除了常規(guī)的功能測試，建議測試滿載和半載兩個工況下的輸出電壓精度和紋波。模塊的一致性通常比分立方案好——分立元器件的容差會累積，而模塊內(nèi)部的電阻和基準(zhǔn)都是校準(zhǔn)過的。上電順序的驗證也要納入產(chǎn)測流程，尤其是多路電壓軌的單板，時序錯了可能導(dǎo)致FPGA配置失敗。用簡單的電壓監(jiān)控電路或者示波器記錄上電波形，對比首次上電的基準(zhǔn)波形，偏移超差即判不合格。
庫存方面，這類模塊的存儲條件和IC不同。它的電感是磁體，濕度敏感等級可能較高，拆封后的車間壽命有限。如果一次性采購較多，注意封裝卷軸上的MSL等級標(biāo)簽，開封后要按對應(yīng)等級控制存放環(huán)境濕度。如果車間濕度超標(biāo)，焊接前可能要烘焙除濕，否則容易產(chǎn)生爆米花效應(yīng)——內(nèi)部的水分在回流焊高溫下汽化，導(dǎo)致塑封體開裂，這屬于不可逆損傷，通電后可能逐漸失效。實際項目里，我見過因為忽視MSL等級導(dǎo)致整批模塊貼片后功能不良的返工案例，所以這點值得寫進(jìn)產(chǎn)線指導(dǎo)書。
